PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-075354

(43)Date of publication of application: 28.04.1984

(51)Int.Cl.

GO6F 15/16

G06F 3/00

(21)Application number: 57-187103

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

25.10.1982 (72)Inver

(72)Inventor: KAWAKAMI KATSURA

SHIMAZAKI SHIGEO


HIROGAMI ETSUKO

(54) PROCESSOR DEVICE

(57)Abstract:

PURPOSE: To control coupling of plural independently operating buses by a simple constitution by constituting so that plural processors inform a quality of a bus use request for showing which is used, in plural bus use request lines, to a bus control device.

CONSTITUTION: The respective logical addresses calculated in processors PC51, 52 are added to values held in segment registers SR68, 69 and 70, 71, respectively, and a physical address is generated. In case when the PC51 uses the SR68, when a bus use request is executed to a bus control device 53 by turning on a signal line 55, the device 53 checks a state of only a bus 64, and if it is usable, a bus use approval signal line 59 is turned on. In case when the SR 69 is used, a bus use request signal line 54 is turned on, the device 53 checks the bus 64 and 65, and if both of them are usable, a bus use approval signal line 58 is turned on, and also, a signal line 62 is turned on, a bus connecting device 63 is closed, and the buses 64, 65 are connected. The PC 51 outputs the physical address to the bus 64, and transmits and receives a data to and from storage devices 66, 67. The PC 52 executes the same operation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19 日本国特許庁 (JP)

①特許出願公開

⑫ 公開特許公報(A)

昭59-75354

Mnt. Cl.3 G 06 F 15/16 3/00 識別記号

庁内整理番号 L 6619-5B Z 6549-5B 砂公開 昭和59年(1984) 4 月28日

発明の数 1 審査請求 未請求

(全 7 頁)

Øプロセツサ装置

20特

頤 昭57-187103

願 昭57(1982)10月25日 御出

70発 明 者 川上桂

川崎市多摩区東三田3丁目10番

1号松下技研株式会社内

明 者 島崎成夫 ⑫発

川崎市多摩区東三田3丁目10番 1号松下技研株式会社内

者 広上悦子 明 伽発

> 川崎市多摩区東三田3丁目10番 1号松下技研株式会社内

願 人 松下電器産業株式会社 മാഷ

門真市大字門真1006番地

人 弁理士 中尾敏男

外1名

朗

1 、発明の名称

プロセッサ装置

2、特許請求の範囲

- (1) 複数の独立に動作可能なパスと、前記各パス に接続された複数のプロセッサと、前記複数のパ スの間の結合を制御するパス制御装置と、前記各 プロセッサと前記バス制御装置との間を接続し、 前記パスのいずれかの使用要求信号を送出するた めの複数の信号線とを有し、前記信号線の少なく とも1本を所定の前記パスと対応させたことを特 徴とするプロセッサ装置。
- (2) プロセッサが複数のセグメントレジスタを有 し、前記セグメントレジスタのうちの少なくとも 1個が所定の信号線に対応していることを特徴と する特許請求の範囲第1項記載のプロセッサ装置。
- 3、発明の詳細な説明

産業上の利用分野

本発明は電子計算機等に用いられるプロセッサ 装置に関する。

従来例の構成と問題点

複数のプロセッサが同一のバスを使用するよう カシステムでは、プロセッサがパスを使用する手 続きは一般に、パス使用権の確保の手続きと、ア ドレス及びデータの転送手続きとの二段階に分け られる。とのようなパスに接続されている記憶装 儼を複数のプロセッサが共通にアクセスするよう **なシステムとしては、従来同一のバスにすべての** プロセッサとすべての記憶装置とを接続する第1 の方法と、プロセッサと記憶装置とをパスで接続 したものを複数個用意し、一つのプロセッサが他 のパスに接続された記憶装置をアクセスするとき のみ必要なパスどりしを接続する第2の方法とが ある。第1の方法はバスの負荷が大きくなり、バ スの転送速度によりプロセッサの処理速度が制限 されるという欠点があった。また第2の方法は、 パス接続するために複雑なハードウエムと複雑な 手続きを必要とする欠点があった。

第1図は、上記第1の方法によるシステムの構 成図である。図中の1は記憶装置、2はバス、3,

4はプロセッサ、6はパス制御装置、6,7はプ ロセッサから出力されるバス使用要求信号線、8。 9はパス制御装置 5から出力されるパス使用許可 信号線である。とのシステムに於けるプロセッサ の記憶装置に対するアクセス動作は次のようにな る。即ち、プロセッサ3または4は記憶装置1と の間のアドレス及びデータの転送に先だって、信 号線のまたはてにより、バス使用要求をバス制御 装置5 に対して送出し、信号線8 または9 により パス使用許可を受信するまで待つ。パス制御装置 5はパス使用要求を受信すると、パスが使用中で あるか否か、及び信号線6とての間の優先順位を 調べ、その結果にもとづいて、パス使用許可信号 を信号線8または9のいづれか一方を経て送出す る。プロセッサ3または4はバス使用許可信号を 受信すると、バス2を経由して記憶装置1との間 でアドレス及びデータの転送を行なり。

第2図はプロセッサが記憶装置をアクセスする 際の信号の送受信の関係の一例を示すものである。 信号BSRQはパス使用要求信号であり、第1図の

信号DTAKがONとなるとプロセッサ3または4 は信号DTSDをOFFにする。これにより記憶装置1は信号DTAKをOFFにし、バス制御装置6 は転送動作が終了したことを知り、信号BSAVをOFFとする。

このようなシステムでは、パス2をブロセッサ 3 と 4 が同時に使用することはできない。また記憶装置 1 のどの領域がアクセスされる場合にもパス2は使用される。従ってプロセッサ 3 と 4 は互いに相手がパス2を使用している間は、パス使用概が得られず、プロセッサ 3 と 4 のパス使用表での頻度が高ければ高い程、パス使用権確保のための待ち時間が多くなる。このととはプロセッサの処理速度を低下させる原因となる。

複数のプロセッサが記憶装置を共有して処理を 行なうシステムでは、一般に共有領域は記憶装置 の一部分である場合が多く、共有領域以外の領域 をプロセッサがアクセスする場合にも、パス使用 権の確保のために、多くの待ち時間を要すること は不合理である。この点を解決するために、第3

信号線6または7を経由する信号に対応する。信 号BSAVはバス使用許可信号であり、第1図の信 号線8または9を経由する信号に対応する。信号 BUSn,ADSD は、それぞれアドレス及びデータ を示す信号、アドレスが有効であるタイミングを 示す信号であり、DTSD,DTAK は記憶装置1の アクセス時間にプロセッサ3,4の動作を同期さ せるための信号であって、各信号は第1図ではバ ス2を経由する信号としてまとめて表示してある。 プロセッサ3または4は、最初に信号BSROを ONにし、信号BSAVがONとなるのを待つ。信 号BSAV がONとなると、信号BSRQ をOFF とし信号BUSnとしてアドレスを送出し、アドレ スが有効であるタイミングを表示するストローブ パルス信号ADSDを送出する。次に信号DTSDを 送出するとともに、信号BUSnによりデータの送 受信を行なり。プロセッサ3または4は信号 DTSDをONにすると信号DTAKがONとなるの を待つ。記憶装置1はデータのBUSnに対する入 力または出力を完了すると信号DTAKをONとし、

図のように、1 O . 1 1 を配憶装置の非共有領域とし、それぞれをプロセッサ1 2 と 1 3 だけがアクセスし、共有領域1 4 を両手のプロセッサがアクセスする領域とし、1 O と 1 1 をプロセッサ12 と 1 3 がそれぞれ同時にアクセスできるようにした具体的なプロックが第 4 図のシステムであり、第 2 の従来例である。

第4図の15,16はプロセッサ、17はパス制御装置である。信号線18,19,20,21はパス使用要求信号線であり、信号線22,23,24,25は、信号線18,19,20,21にそれぞれ対応したパス使用可信号線である。信号線であり、26,29はパスである。30,31はプロセッサ15,16のみがそれぞれアクセスする配像装置、23は両方のプロセッサ15,16からアクセスされる共有配像領域である。33はアトレス保持回路であり、34はアトレス出力用の信号線である。

第4図のシステムではプロセッサ16が記憶領

収32をアクセスするときだけ両方のパスを接続 し、それ以外はバス接続装置27を切断状態とな るように制御すれば、プロセッサ15と16は記 憶装置30と31とをそれぞれ同時にアクセスす ることができる。しかしブロセッサ16が、共有 領域32をアクセスするためには複雑な手続きと アドレス保持回路33とが必要となる。なぜなら ぱプロセッサ16がパス使用要求信号をONにした 時点で、バス制御装置17亿とって、その要求が バス28の使用要求であるのか、バス29の使用 要求であるかは不明であり、バス使用許可信号を 返送すれば、アドレス情報がプロセッサから出力 されるので、どちらのバスが使用されるかは明ら かとなるが、バス使用許可信号を返送するために は、どちらのパスが使用されるべきかが明らかに なる必要があるからである。

第4図のシステム化於て、プロセッサ16が記憶領域32をアクセスする場合の動作は次のよう になる。

まず、プロセッサ16がパス使用要求信号線20

接続制御信号をONとし、パス28とパス29とが接続される。とれによりプロセッサ16から送出されていた信号DTSDが、記憶領域32に伝達され、データの送受信が行なわれ、記憶領域32から信号DTAK がプロセッサ16に対して返送され、転送シーケンスが終了する。

以上のように2本のパスが独立に動作可能なモートと、両者を結合して使用するモートとが存在するシステムを、第2図のような転送ンーケンスにより構成する第2の従来例においてと、、類雑なアトレス保持回路と、複雑な有領域の区別はアトレス保持回路により判断でのののはアトレス保持回路により判断でであった。これは次の点に起因するものでする。のから、これは大の点に起因するものである。のは、ス使用許可信号をプロセッサが受信しため、スク・スク・スクを持つでは、プロセッサがらないないである。

2 共有領域と非共有領域の区別が物理アドレ

をONにすると、パス制御装置17はパス28の 状態にかかわりなく、バス29の状態のみにより 即ち、バス29が使用中でなければパス使用許可 信号線24をONにする。プロセッサ16は信号 *額24がONとなると、パス29亿アドレスを送* 出し、次にデータの送受信状態に入る。即ち、第 2図の期間Wの状態となり、信号DTAKを待つ。 アトレス保持装置33は、パス29に送出された アドレス情報を、自分の内部のレジスタに格納し そのアドレスが共有領域32に対応するものであ る場合は、バス使用要求線21をONにし、バス 使用許可信号線25がONとなるのを待つ。バス 制御装置17は、パス使用要求線21がONとな るとパス28の状態を調べ、使用可能であればパ ス使用許可信号線25をONとする。パス使用許 可信号線25がONとなると、アドレス保持装置 33はパス28ヘアドレス出力用信号線34を経 由して、内部のレジスタに格納されたアドレスを 送出する。パス2Bにおけるアドレスサイクルが 終了するとバス制御装置17は信号線26のパス

又、即ち、パスに送出されたアドレスによりな されている。

発明の目的

本発明は、複数のパスを持ち、それらが独立に動作するモードと、それらのうち2つ以上のパスを接続して使用されるモードとを持つシステムを第1に簡単なハードウエアにより実現して高速なデータ転送を可能にし、第2に自由な共有領域の変更を可能とするプロセッサ装置を提供することを目的とする。

発明の構成

本発明は、プロセッサとパス制御装置との間に 複数のパス使用要求信号線を設け、それらのうちの 少なくとも一つの信号線を複数のパスのうちの 所定のパスに対応させるものであって、プロセッ サはパス制御装置に対して、複数のパス使用要求 線のうちいづれを使用したかにより、パス制御 蟹に対してパス使用要求の性質を通知し、パス制 御装置はその通知内容により、複数のパスの接続 または切断の制御を行なうものである。

実施例の説明

以下に本発明の実施例を図面を用いて説明する。 第5図は本発明の原理を説明する概念図であっ て、記憶装置の共有状況の一例である。図中の 35,36470セッサ、37,38470セッ サ35内部の39、40はプロセッサ36内部の セクメントレジスタ、41,42は記憶装置、 43,44,45,46は記憶装置41,42内 の論理空間であり、セグメントレジスタ37、 38,39,40によりそれぞれの起点が指定さ ているものとする。セグメントレジスタ37,40 は記憶装置41の、またセグメントレジスタ3B, 39は記憶装置 42内の起点アドレスをそれぞれ 保持するものとする。第5図の例では、論理空間 43と46及び44と45の重複部分がプロセッ サ35と36との共有領域となる。このように、 プロセッサ内部に2つ以上の論理空間の起点を示 すセグメントレジスタを設け、それぞれを別々の パスに接続された記憶装置に対応させると、各プ ロセッサがどの論理空間を要求しているのかを使

を持ち、また2本のパス使用許可信号線58。 59とを持つ。プロセッサ52についても同様に それぞれ2本づつ影けられている。プロセッサ 61 が記憶装置をアクセスする手順は次のようになるが! 即ち、プロセッサ内で計算された論理アドレスは セグメントレジスタ68または69に保持されて いる値と加算され物理アドレスが生成される。ブ ロセッサ51は、加算にセグメントレジスタ68 が使用された場合はバス使用要求信号線55を、 また加算にセグメントレジスタ69が使用された 場合はパス使用要求信号線54をONとする。パ ス制御英爾 53 は、バス使用要求信号線 55 がON となった場合は、バス64だけの状態を調べ使用 可能であればバス使用許可信号線59をONとす る。またパス使用要求信号線54がONとなった 場合はパス64と65の両方を調べ、両方とも使 用可能であればパス使用許可信号線58をONと し、同時に信号線62をONとすることにより、 パス64と65とを接続する。プロセッサ51は パス使用許可信号線59がONとなった場合も、

用要求信号によって判断でき、またセグメントレジスタの保持する値を変更するだけで論理空間を自由に移動することが可能となるため、プロセッサ間の共有記憶領域を自由に設定することができる。なお、47,48,49,50は各論理空間43,44,45,46に対する信号線に対応線である。

第6図は本発明のプロセッサ装置の一実施例を示す構成図である。図中51,52はプロセッサ、53はバス制御装置、54,55,56,51はパス使用要求信号線、58,55,56,57にそれぞれ対応したパス使用許可信号線、66、57にそれぞ数量63の開閉を制御する信号線、64、65はそれぞれ独立に動作すがススするもに憶歩スをはそれぞれ独立にあることがアクセスナントを留して、第5回の37,38,39,40とそれで、第5回の37,38,39,40とであって、第5回のパス使用要求信号線54と55

同線 5 8 が O N となった場合も同様に、アトレスサイクルでは物理アトレスをパス 6 4 に出力し、記憶装置 6 6 , 6 7 とのデータの送受信を行なう。フロセッサ 5 2 が記憶装置 6 6 または 6 7 をアクセスするときも同様である。

以上の本発明の実施例の説明においては、バス は2本とし、プロセッサ内のセクメントレジスタ の個数及び、パス使用要求信号線の本数も2とし て説明したが、独立して動作するバスの個数が3 以上であっても、本発明の方式を適用することが きる。即ち、独立して動作するバスの個数と同一 個数のバス使用要求信号線を設けても良いし、ま た、第1のパス使用要求信号線はそのプロセッサ が直接接続されているパスに対応させ、第2のパ ス使用要求信号線を、その他のパスすべてに対応 させても良い。さらに、セクメントレジスタとバ ス使用要求信号線とを対応させなくとも、パス使 用要求信号線の少なくとも1本がいずれかのパス に対応しているだけでもパス使用要求信号線の種 別によって、バス制御装置では複数のバス間の接 続を制御できる。

発明の効果

以上説明したように本発明は、プロセッサから パス制御装置に対して伝達されるパス使用要求の ための信号線を複数本設け、そのうちの少なくと

45,48 ……論理空間、53 ……バス制御装置、54,55,56,57 ……バス使用要求信号線、58,59,60,61 ……バス使用許可信号線、62 ……信号線、63 ……バス接続装置、64,65 ……パス。


代理人の氏名 弁理士 中 尾 敏 男 ほか1名

も1本を所定のバスと対応させることにより、複数個の独立に動作可能なバスどうしの結合の制御を簡単に失現し、かつ高速なデータ転送を可能にするものであり、これにより、プロセッサ間の記憶装置の共有が簡単かつ自由にでき、マルチプロセッサンステムの簡単でかつ円滑な制御を行なうことができる。


4、図面の簡単な説明

第1 図はプロセッサ装置の第1 の従来例を示す プロック図第2 図はプロセッサがバスによりデータ転送を行なりための信号の制御手順を説明する 図、第3 図はプロセッサ装置の第2 の従来例を示す概念図、第4 図は第2 図の従来例の具体的な構成を示すプロック図、第6 図は本発明のプロセッサ装置の原理を示す概念図、第6 図は本発明のプロセッサ装置の原理を示す概念図、第6 図は本発明のプロセッサ装置の原理を示す概念図、第6 図は本発明のプロセッサ装置の一実施例を示す構成プロック図である。


35,36,51,52…… フロセッサ、37,38, 39,40,68,69,70,71…… セグメントレジス ダ、41,42,66,67……記憶装置、43,44,



涯 4 🕱



第 5 図



第 6 図

